科技行业动态点评：全球先进制程发展迈入新阶段

　　台积电将在近期安装首款High-NA 设备，全球先进制程迈入新阶段根据Digitimes 报道，台积电将于本月晚些时候开始安装其首款High-NAEUV 光刻机，这款来自ASML 的Twinscan EXE:5000 光刻系统将被台积电专门用于研发目的，安装在中国台湾新竹的全球研发中心。此前，英特尔已购买并安装了2 台High-NA EUV 光刻机。由于高昂的设备价格（售价约4亿美元）和技术成熟度，台积电或最早在2028 年量产的A14 节点才会采用这款设备。我们认为此次事件标志着全球先进制程迈入发展新阶段，看好台积电继续巩固其全球先进工艺龙头地位。

    　　全球将于2028/2036 年进入1nm/0.2nm 时代，台积电先进制程稳步推进根据IMEC，全球半导体行业将于2024 年进入2nm 时代，2028 年量产1nm，2030 年引入CFET 的晶体管结构量产0.7nm，2036 年量产2DFET 晶体管结构的0.2nm。台积电目前已开始在新竹科学园区的宝山晶圆厂风险试产2nm 制程，计划于2025 年上半年正式量产，N2 为台积电第一个使用GAA纳米片晶体管的节点。台积电计划于2026 年采用Low-NA EUV 光刻机相继量产N2P 和A16，与N2P 相比，A16 的功耗降低了20%（在相同的速度和晶体管下），性能提高了10%（在相同的功率和晶体管下），晶体管密度提高了10%。

    　　High-NA EUV 光刻机有效应用于2nm 以下制程，ASML 预计需求旺盛2Q24 ASML 向英特尔交付了第二台High-NA EUV 光刻系统— —TWINSCAN EXE:5000，相比较传统的EUV，High-NA EUV 系统数值孔径提升至0.55，分辨率提升至8nm，WPH 达185，有效应用于2nm 以下制程节点。与使用 TWINSCAN NXE 系统相比，它将使芯片制造商能够通过一次曝光打印体积缩小 1.7 倍，从而使晶体管密度提高 2.9 倍。在2023年报中，ASML 预计2025-2026 年其Low-NA EUV 光刻机产能将达到90台/年，2027-2028 年High-NA EUV 光刻机产能将达到20 台/年，先进逻辑及DRAM 需求旺盛。

    　　ASML 持续推进光刻机迭代，配套设备支撑先进工艺演进根据ASML 在 imec 的 ITF World 2024 大会上的展示，ASML 预计2028年前后会推出第三代的High NA EUV 光刻机（EXE：5400），2030 年前后将会推出更高速的第四代High NA EUV 光刻机（EXE：5600）。根据ASML2023 年年度报告，NA 值高于0.7 的Hyper-NA EUV 是下一个发展芯片生产技术的机会下，它将比双重图形化技术更具性价比，在先进逻辑和DRAM中将有广泛应用，或于2030 年推出。在晶体管技术以及先进的制造工具支撑下，IMEC 预计全球半导体行业2030 年将进入7 埃米时代，2032 年将有望进化到5 埃米，2036 年将有望实现2 埃米。

    　　风险提示：技术研发不达预期的风险，半导体周期下行的风险。

声明：

1. 风险提示：以上内容仅来自互联网，文中内容或观点仅作为原作者或者原网站的观点，不代表本站的任何立场，不构成与本站相关的任何投资建议。在作出任何投资决定前，投资者应根据自身情况考虑投资产品相关的风险因素，并于需要时咨询专业投资顾问意见。本站竭力但不能证实上述内容的真实性、准确性和原创性，对此本站不做任何保证和承诺。
2. 本站认真尊重知识产权及您的合法权益，如发现本站内容或相关标识侵犯了您的权益，请您与我们联系删除。