时钟频率超6Ghz，AMD下一代Zen 6 CPU曝光

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内容编译自tweaktown，谢谢。

AMD 即将推出的基于 Zen 6 的“Medusa Range”台式机 CPU 将采用台积电先进的 N2X 工艺节点，提供多达 24 个内核和 48 个线程，时钟速度超过 6.0GHz。不同型号将配备集成 GPU，部分型号可能不具备此功能。这些 CPU 将支持 DDR5 和 LPDDR5X 内存控制器。

AMD 下一代以消费者为中心的基于 Zen 6 的“Medusa Range”台式机 CPU，新泄露的消息表明 AMD 将使用台积电最先进的 N2X 工艺节点，该节点专为 CPU 的超高时钟速度而设计。

在泄密者 Moore's Law is Dead 发布的视频中，我们获悉“Medusa Range”将是 AMD 的下一代 Zen 6 台式机处理器系列，采用台积电的新 N2X 工艺节点制造，这意味着 AMD 跳过了新的 N3 工艺节点和下一代 N2 工艺节点，直接进入（温暖的怀抱）N2X 节点。

我们预计这款产品将采用双 TSMC N2X 制造的 CCD 芯片（Medusa Range 预计将采用 2 个 12 核 Zen 6 CCD，总共 24 核、48 线程），CPU 时钟速度将达到令人期待的 6.0GHz 以上。我们应该期待一款“不错的”集成 GPU，而另一款可能会配备较弱的集成 GPU 或没有集成 GPU。

AMD 的下一代 Medusa Range CPU 听起来像是一些很棒的 Zen 6 芯片，最多有 24 个内核和 48 个线程，时钟速度高达 6.0GHz+，并采用台积电最先进的 N2X 工艺节点。天哪。

MLID 在他的最新视频中介绍了 AMD 所有基于 Zen 6 的新型 CPU，具体如下：

Olympic Ridge & Gator 系列：AM5 + FL1 插槽、TSMC N2X CCD 小芯片 + N3P IOD 小芯片（或 N6）

• N3P IOD = 2 x 12 核 Zen 6 + 2 核 Zen 5 LP = 总共 26 个核心（24+0+2），目标时钟速度超过 6.0GHz（6nm IOD 可能没有 LP 核心）

• 有消息称，TSMC N3P IOD 不具备像样的 iGPU，还有 TSMC N6 IOD，其图形处理能力较弱（或没有）且功能较少。AMD 可能会将 N6 IOD 用于预算型 AM5 SKU。

• 128 位 DDR5 内存控制器

Medusa Point Big (MD51)：FP10 插槽、TSMC N2P CCD 小芯片 + N3P IOD 小芯片（和/或 N3P 单片）

• 芯片组变体 = 1 x 12 核 Zen 6 芯片组 + 2 核 Zen 5 LP = 总共 14 个核心 (12+0+2)（上市时可能会采用 Zen 5 LP 而不是 Zen 6 LP）

• 单片变体 = 4 核 + 8 核 Zen 6c + 2 核 Zen 5 LP = 总共 14 核（4+8+2）（上市时可能会采用 Zen 5 LP 而不是 Zen 6 LP）

• 8-16 CU RDNA 4 或 3.5 (+) iGPU（两种架构都被视为可能性，不同变体的文档中引用的 CU 数量也不同）

• 128 位 LPDDR5X 内存控制器

• 其中提到了“AI 9 产品”的“N2 粉末 CCD”和“AI 7 / AI 5”级产品的“单片 N3P 芯片”（似乎“MD51”包括高端和中端型号）

Medusa Point Little (MD52)：FP10 插槽，TSMC N3P 单片

• 2 或 4 核 Zen 6 + 4 核 Zen 6c = 总共 8-10 个核心（2 或 4+4+2）（AMD 尚未决定是否要采用 2 或 4 个“完整” Zen 6 核心）

• 4 CU RDNA 4 或 3.5 (+) iGPU（两种架构都被视为可能性，不同变体的文档中引用的 CU 数量也不同）

• 128 位 LPDDR5X 内存控制器

• “MD52”被明确列为针对“AI 5”和“AI 3”级产品

Bumblebee (MD53): FP10 和/或 FP8 插槽: TSMC N3C 单片

• 2 核 Zen 6 + 2 核 Zen 6c + 2 核 Zen 6 LP = 共 6 个核心（2+2+2）

• 2-4 CU RDNA 4 或 3.5 (+) iGPU（两种架构均被视为可能性）

• 128 位 LPDDR5X 内存控制器

• “MD53”被明确列为针对“廉价笔记本电脑”市场

Medusa Halo (MD5H)：FP12 + FP11 插槽、TSMC N2P 核心芯片 + N3P IOD 芯片

• 2 x 12 核 Zen 6 + 2 核 Zen 6 LP = 总共 26 个核心（24+0+2）

• 48 CU RDNA 5 或 4 或 3.5 (+) iGPU（是的，有提到可能使用 RDNA 4 或 RDNA 5 IP 重新定义 iGPU）

• RDNA 5 的目标是在 2025 年或 2026 年末推出（目前尚不确定），因此与 MD5 Halo 可能采用 RDNA 5 一致）

• 384 位 LPDDR6、256 位 LPDDR5X 内存控制器（LPDDR6 每通道位数增加 50%）

• 有提到（Little Halo），它配备 192 位 LPDDR6 / 128 位 LPDDR5 内存控制器和 24 个 CU

https://www.tweaktown.com/news/104279/amds-next-gen-zen-6-desktop-cpu-leak-over-6ghz-clock-speeds-with-tsmc-n2x-process-node/index.html

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4080期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦

声明：

1. 风险提示：以上内容仅来自互联网，文中内容或观点仅作为原作者或者原网站的观点，不代表本站的任何立场，不构成与本站相关的任何投资建议。在作出任何投资决定前，投资者应根据自身情况考虑投资产品相关的风险因素，并于需要时咨询专业投资顾问意见。本站竭力但不能证实上述内容的真实性、准确性和原创性，对此本站不做任何保证和承诺。
2. 本站认真尊重知识产权及您的合法权益，如发现本站内容或相关标识侵犯了您的权益，请您与我们联系删除。